下面從直角走線，差分走線，蛇形線三個方面來闡述PCB LAYOUT的走線：

    一、直角走線 (三個方面) 

    直角走線的對信號的影響就是主要體現在三個方面：一是拐角可以等效為傳輸線上的容性負載，減緩上升時間；二是阻抗不連續會造成信號的反射；三是直角尖端產生的EMI，到10GHz以上的RF設計領域，這些小小的直角都可能成為高速問題的重點對象。

    二、差分走線 (“等長、等距、參考平面”) 

    何為差分信號？通俗地說就是驅動端發送兩個等值、反相的信號，接受端通過比較這兩個電壓的差值來判斷邏輯狀態“0”還是“1”。而承載差分信號的那一對走線就稱為差分走線。差分信號和普通的單端信號走線相比，最明顯的優勢體現在以下三方面：

    1、抗干擾能力強，因為兩根差分走線之間的耦合很好，當外界存在噪聲干擾時，幾乎是同時被耦合到兩條線上，而接收端關心的只是兩信號的差值，所以外界的共模噪聲可被完全抵消。

    2、能有效抑制EMI，同樣的道理，由于兩根信號的極性相反，他們對外輻射的電磁場可以相互抵消，耦合的越緊密，泄放到外界的電磁能量越少。

    3、時序定位精確，由于差分信號的開關變化是位于兩個信號的交點，而不像普通單端信號依靠高低兩個閾值電壓判斷，因而受工藝，溫度的影響小，能降低時序上的誤差，同時也更適合于低幅度信號的電路，目前流行的LVDS（low voltage differential signaling）就是只這種小振幅差分信號技術。

    三、蛇形線 (調節延時) 

    蛇形線是Layout中經常使用的一類走線方式。其主要目的就是為了調節延時，滿足系統時序設計要求，其中最關鍵的兩個參數就是平行耦合長度（LP）和耦合距離（s），很明顯，信號在蛇形走線上傳輸時，相互平行的線段之間會發生耦合，呈差模形式，S越小，Lp越大。可能會導致傳輸延時減小，以及由于串擾而大大降低信號的質量，其機理可以參考對共模和查模串擾的分析，下面是給Layout工程師處理蛇形線時的幾點建議：

    1、盡量增加平行線段的距離(S)，至少大于3H，H指信號走線到參考平面的距離。通俗的說就是繞大彎走線，只要S足夠大，就幾乎能完全避免相互的耦合效應。

    2、減小耦合長度Lp，當兩倍的Lp延時接近或超過信號上升時間時，產生的串擾將達到飽和。

    3、帶狀線(Strip-Line)或者埋式微帶線(Embedded Micro-strip)的蛇形線引起的信號傳輸延時小于微帶走線(Micro-strip)。理論上，帶狀線不會因為差模串擾影響傳輸速率。

    4、高速以及對時序要求較為嚴格的信號線，盡量不要走蛇形線，尤其不能在小范圍內蜿蜒走線。

    5、可以經常采用任意角度的蛇形走線，能有效的減少相互間的耦合。

    6、高速PCB設計中，蛇形線沒有所謂濾波或抗干擾的能力，只可能降低信號質量，所以只作時序匹配之用而無其它目的。

    7、有時可以考慮螺旋走線的方式進行繞線，仿真表明，其效果要優于正常的蛇形走線。